Autor Tema: Exámenes resueltos Fundamentos de sistemas digitales Ingeniería Informática Uned  (Leído 5805 veces)

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Nota:  He revisado las preguntas con vistas al curso 2019-2020 y en principio está todo "OK". De cualquier manera si encuentras alguna errata puedes escribirme tanto públicamente en el foro como por mensaje privado.

En este post se encuentran exámenes resueltos y preguntas tipo examen resueltas de la asignatura "Fundamentos de sistemas digitales" de la UNED (Grado en Ingeniería Informática – Grado en Ingeniería de las Tecnologías de la Información). Habrá muchos enunciados y soluciones. En algunos casos no estará resuelto el examen completo y en otros sí, incluso incluyendo la parte de desarrollo del examen. Los exámenes suelen constar de dos partes: una parte con preguntas tipo test y otra con un problema de desarrollo.

Un error típico es recopilar todos los exámenes de todos los cursos anteriores y tratar de resolverlos todos. Parece buena idea pero no lo es. ¿Por qué? Porque no hay tiempo. Esto te requeriría muchos meses. La recomendación es resolver lo que hay resuelto en este hilo, y luego, si te sobra tiempo, resuelve más exámenes si quieres.

Fundamentos de Sistemas Digitales es una de las asignaturas más duras de la carrera (hay varias, cada cual considera como más dura a una u otra). Para saber cómo abordarla te recomendamos leer el post "Apuntes y guía para aprobar Fundamentos de Sistemas Digitales Uned Ingeniería Informática".

Otros post de interés para quienes busquen materiales:

Apuntes y recomendaciones para superar la asignatura "Fundamentos de Sistemas Digitales" del primer curso del Grado en Ingeniería Informática – Grado en Ingeniería de las Tecnologías de la Información de la UNED, que viene siendo una asignatura universitaria de introducción a la electrónica. Se pueden encontrar aquí: https://aprenderaprogramar.com/foros/index.php?topic=7066.0

Exámenes resueltos de la Asignatura "Fundamentos de programación" del primer curso de Grado en Ingeniería Informática – Grado en Ingeniería de las Tecnologías de la Información de la UNED se puede encontrar aquí: http://www.aprenderaprogramar.com/foros/index.php?topic=401.0

Exámenes resueltos de la Asignatura "Programación orientada a objetos" del primer curso de Grado en Ingeniería Informática – Grado en Ingeniería de las Tecnologías de la Información de la UNED (lenguaje Java) se puede encontrar aquí: http://www.aprenderaprogramar.com/foros/index.php?topic=49.0

Exámenes resueltos de la Asignatura "Autómatas, gramáticas y lenguajes" del primer curso de Grado en Ingeniería Informática – Grado en Ingeniería de las Tecnologías de la Información de la UNED se puede encontrar aquí: http://www.aprenderaprogramar.com/foros/index.php?topic=638.0

¡Gracias a todos los que envían comentarios y sugerencias!
« última modificación: 14 de Septiembre 2019, 20:54 de nosferacento »

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Duración del examen

La duración habitual del examen es de dos horas. Este tiempo, normalmente, resulta justo o insuficiente para responderlo todo. Para tener opción a responderlo todo deberás tener soltura en la realización de cálculos y ejercicios. No puedes entretenerte en una pregunta porque en ese caso dejarás otras sin responder.

Preguntas habituales en los exámenes

Para tener una orientación, indicamos a continuación las preguntas habituales en los exámenes. No te hagas ilusiones pensando en poder desechar partes del temario, se puede decir que entra prácticamente todo. Si bien es cierto que hay ciertas preguntas más frecuentes que otras. Para indicar la frecuencia de aparición hemos puesto una puntuación entre 1 y 10. Un 1 significa poco frecuente, mientras que un 10 significaría que aparece siempre.

Tampoco te hagas ilusiones pensando en que el test es sencillo y el desarrollo complicado. No es así. Para resolver el test en muchos casos tendrás que hacer un cálculo o desarrollo que te permita conocer cuál es la respuesta adecuada. Aunque obviamente necesitas memorizar conceptos, en general no hay preguntas que se puedan responder únicamente con memoria sin hacer ningún cálculo.

MATERIA ALGEBRA DE BOOLE
  • Formas normales, minterms, maxterms: 2
  • Expresión equivalente de una función: 7
  • Teoremas fundamentales: 5

MATERIA REPRESENTACIÓN BINARIA C-1, C-2, BCD
  • Representación binaria: 6
  • Convertidores: 2
  • Suma en C-2: 2
  • Operar en C-1 y C-2: 2

MATERIA SUMADORES Y RESTADORES
  • Sumadores y restadores: 8

MATERIA COMPARADORES
  • Comparadores: 7
  • Diseñar detector de coincidencia: 2

MATERIA CRONOGRAMAS
  • Con biestables J-K: 8
  • Con biestables R-S: 6
  • Con biestables D: 5
  • Con Astables-Monoestables excepto 555: 3

MATERIA FUNCIÓN QUE REALIZA UN CIRCUITO
  • Con sólo puertas simples: 9
  • Con Demux: 2
  • Con Mux: 9
  • Con biestables: 4
  • Otros: 2

MATERIA MEMORIAS
  • RAM NMOS ó CMOS (normalmente estáticas SRAM): 7
  • Diseño de celdas usando biestables J-K: 5
  • Circuitos adicionales para lectura y escritura: 4
  • Tabla de verdad: 2
  • Memorias FIFO: 2

MATERIA PARIDAD
  • Detectores de paridad: 5
  • Qué hace un circuito dado: 2
  • Detector de imparidad: 2

MATERIA CONTADORES
  • Diseño usanso biestables JK SN7473: 6
  • Diseñar cotador asíncrono: 3
  • Elegir el contador adecuado y diseñarlo: 3

MATERIA DECODIFICADORES
  • Binario a 7 segmentos: 7
  • Decimal a binario: 5
  • Con signo negativo: 2
  • Binario a una letra (con 7 segmentos): 2

MATERIA MATRICES FUNCIONALES
  • Matriz funcional dado el autómata: 3
  • Obtener autómata a partir de la matriz: 2
  • Obtener autómata dado el circuito: 2
  • Funciones de excitación dada la matriz: 7
  • Cálculo de matriz funcional: 8

MATERIA CIRCUITO 555
  • Principio de funcionamiento y RA, RB, C en modos astable (cálculo): 4
  • Principio de funcionamiento y parámetros en modo monoestable: 2

MATERIA OPERACIONES ARITMÉTICAS
  • Resta binaria: 3
  • Suma binaria: 2
  • Diseñar restador: 2

MATERIA ALU'S
  • Programación / tabla de verdad: 2
  • Operación: 3
  • Diseñar una mini-ALU: 3

MATERIA AUTÓMATAS
  • Dibujar autómata: 7
  • Obtener expresiones lógicas: 2
  • Obtener circuito dado el autómata: 6
  • Diagramas de transición de estados: 6

MATERIA PLD'S
  • Función que hace una PROM: 2
  • Circuito equivalente a una PAL dada: 2

MATERIA CODIFICADORES
  • Codificador con prioridad: 2

MATERIA BIESTABLES
  • Calcular funciones lógicas de activación de biestables D: 7
  • Calcular funciones lógicas de activación de biestables JK construidos con D: 2
  • Crear y dibujar circuitos con biestables D: 3
  • Obtener autómata a partir de circuito con biestables D: 2
  • Obtener autómata a partir de circuito con biestables T construido con biestables D: 2
  • Tablas de síntesis JK: 2
« última modificación: 15 de Septiembre 2019, 12:43 de nosferacento »

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD feb11 1asTA.

TIPO TEST

1.- Dada la función de 2 variables, f = ... , expresada en su forma normal disyuntiva (suma de minterms) ¿cuál es la epresentación de esta misma función en su forma normal conjuntiva (producto de maxterms)? 

4 opciones de respuesta

2.- ¿Cuál de los 4 cronogramas es el de un Biestable J-K sincronizado a niveles?

4 figuras opciones de respuesta

3.- Las funciones lógicas de la diferencia y del arrastre del restador completo son:

4 opciones de respuesta

4.- ¿Cuál de las 4 soluciones dadas es la función que realiza el circuito de la figura? (incluye figura)

4 opciones de respuesta

5.- Queremos escribir un "1" en la celda de memoria RAM estática en tecnología NMOS de la figura adjunta. ¿Qué valores de tensión debemos poner en la línea de selección de bit, WL , y en las líneas de bit, BL y BL negado? ¿En qué estado están cada uno de los transistores?

4 opciones de respuesta

DESARROLLO

Diseño de un sistema digital que cuente el número de las palabras de entrada de 4 bits cuyo número de "unos" sean pares y visualización del resultado en un dispositivo tipo 7-segmentos.

1. Diseño del Detector de Paridad de las palabras de entrada de 4 bits, A (A3 A2 A1 A0):

1.1. Diseñe el detector de paridad con puertas lógicas, especificando la función lógica de salida, F, en función de los bits de entrada, A3 A2 A1 A0 (bit menos significativo).
1.2. Dibuje el circuito resultante.

2. Diseño de un Contador de 3 bits.
2.1. Explique brevemente la diferencia entre un contador síncrono y asíncrono. Elija un tipo de contador (síncrono o asíncrono) para el diseño y explique el motivo de su elección.
2.2. Diseñe el contador con puertas y biestables J-K tipo SN7473 como el que se muestra en la figura adjunta (cuando la señal "clear" pasa a "0" el biestable J-K se pone a cero y cuando pasa a "1" el biestable actúa como tal).
2.3. Dibuje el circuito y el cronograma resultante de dicho contador.

3. Diseño del decodificador de números binarios a 7-segmentos.
3.1. Diseñe con puertas un decodificador para que el número decimal equivalente al número binario de palabras cuyo número de unos es par y que va contando el contador, aparezca representado en un visualizador de 7-segmentos. El código de los segmentos es el que se muestra en la figura adjunta.

4. Circuito completo.
4.1. Dibuje el circuito completo.
« última modificación: 21 de Febrero 2018, 19:12 de nosferacento »

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD feb11 2asTE.

TIPO TEST

1.- ¿Cuál de las 4 soluciones dadas es la correcta de la representación del nº decimal negativo, -3, en Signo-magnitud, C-1 y C-2?. Marque la respuesta correcta. 

a) S-M: 1100, C-1: 1011, C-2: 1010
b) S-M: 0011, C-1: 1100, C-2: 1011
e) S-M: 1011, C-1: 1010, C-2: 1101
d) S-M: 1011, C-1: 1100, C-2: 1101

2.- Queremos escribir un "0" en la celda de memoria RAM estática en tecnología CMOS de la figura adjunta. ¿Qué valores de tensión debemos poner en la línea de selección de bit, WL , y en las líneas de bit, BL y BLnegada?. ¿En qué estado están cada uno de los transistores? (Se incluye figura)

4 opciones de respuesta

3.- ¿Cuál es el resultado de restar aritméticamente las dos palabras de 5 bits A(A5, ,A0) =11011 y B(B5,,B0) =01111?
Marque la solución correcta.


4 opciones de respuesta

4.- ¿Qué función lógica realiza el circuito de la figura? (Se aporta figura donde aparecen varios multiplexores 4 a 1)


4 opciones de respuesta

5.- De las 4 expresiones dadas ¿Cuál es la que corresponde a la representación mínima y con sólo puertas NOR de la función f= xyznegada + x(ynegada+znegada) + xnegadaz?


4 opciones de respuesta


DESARROLLO

Diseño de un reloj que cuente hasta 5 segundos y que estos segundos aparezcan visualizados en un dispositivo 7-segmentos.
PASOS a SEGUIR y CUESTIONES a RESPONDER:

1. Diseño del Reloj

Para el diseño de este bloque funcional debe usar un dispositivo del tipo 555 funcionando en modo astable, cuyo esquema se muestra en la figura adjunta.

1.1. Explique brevemente su principio de funcionamiento.
1.2. Calcule los valores de RA, RB y C para obtener un tren de pulsos cuyo periodo sea de 1 segundo. Una vez que tenemos el tren de pulsos de T=ls tendremos que diseñar un contador que cuente hasta 5s.

(Se aporta figura con esquema de conexionado de circuito 555)


2. Diseño del Contador

2.1. Elija un tipo de contador (síncrono o asíncrono) para el diseño y explique el motivo de su elección.
2.2. Diseñe el contador con la condición de que cada 5 segundos debe ponerse a cero y empezar de nuevo a contar. Para esto debe usar puertas y biestables J-K tipo SN7473 que posee una señal de "clear" tal que cuando pasa a "0" el biestable J-K se pone a cero y cuando pasa a "1" el biestable actúa como tal.
2.3. Dibuje el circuito del contador.


3. Visualización

Para visualizar los segundos que van pasando deberá diseñar un decodificador de la señal binaria del contador a siete segmentos.
3.1. Construya la tabla de verdad del decodificador binario a 7-segmentos y, dado que el cálculo es repetitivo, obtenga sólo la expresión lógica del segmento "c". En la figura adjunta se especifican los segmentos del visualizador de 7-Segmento. (Se aporta figura donde se identifican los segmentos de un visualizador de 7 segmentos identificados con letras a b c d e f g )
3.2. Dibuje el circuito resultante.

4. Circuito completo del reloj

4.1. Dibuje el circuito completo conectando todos los bloques diseñados.
« última modificación: 21 de Febrero 2018, 19:19 de nosferacento »

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD sep11 OA.

TIPO TEST

1.- El circuito de la figura corresponde a la implementación de la función universal realizada con términos máximos. ¿Qué función realiza
cuando la palabra de programación es: A= (A3 A2 A1 AO) = 1001? (Se incluye figura)


a) F es igual a x xor y
b) F es igual a negación(x xor y)
e) F es igual a x + negación(y)
d) Ninguna de las anteriores

2.- ¿Cuáles son las expresiones lógicas de los bits de la palabra de salida, Z2(MSB) Z1 Z0(LSB), de un convertidor de S-M a C-2 de 3 bits?

4 opciones de respuesta

3.- Necesitamos usar un MUX de 8 a 1 y sólo tenemos MUX de 4 a 1 con señal de facilitación, G (activa en alta), y distintos tipos de puertas.
¿Cuál es el circuito correcto? (Se aporta figura de circuito)


4 cronogramas opciones de respuesta

4.- ¿Cuál de los cronogramas es el que corresponde al circuito de la figura, si los cambios en el JK tiene lugar en las bajadas del reloj?


4 opciones de respuesta

5.- ¿Cuáles son las funciones de excitación del autómata finito de 4 estados (controlados por la entrada x) y cuya matriz funcional es la
que aparece en la figura adjunta?. Considere Q1 el bit más significativo. (Se aporta tabla-matriz funcional)


4 opciones de respuesta


DESARROLLO

Diseño de un un autómata finito para controlar las operaciones que realiza una ALU.
PASOS a SEGUIR y CUESTIONES a RESPONDER:

1. Programación de la ALU

1.1. Dada la Tabla de verdad de la ALU que se adjunta seleccione dos secuencias de valores de las señales de control (S3, S2, S1, SO, M) para que, dependiendo del valor que toma la variable de control, x, realice las siguientes operaciones lógicas: ... (se indican las operaciones lógicas)

(Se aporta tabla de verdad de la ALU)


2. Autómata finito

Diseñe con biestables D y tantas puertas como sean necesarias, usando el procedimiento general de síntesis de autómatas finitos, un círcuito secuencial controlado por el valor de la variable de entrada, x, de forma que recorra las dos secuencias especificadas en el apartado 1.1

(Nota: Sí observa los valores que debe ir tomando secuencialmente la palabra de control de la ALU, S, verá que cuando x=O los valores de los bits S3 y SO
permanecen constantes, aunque toman valores diferentes. Lo mismo ocurre cuando X= 1, que también permanecen constantes los valores de S3 y SO. Por tanto, sólo es necesario diseñar un circuito secuencial para que S2 y S1 recorran las secuencias correspondientes).

2.1. Dibuje el Diagrama de Transición de Estados del autómata.
2.2. Calcule la Matriz Funcional.
2.3. Obtenga las expresiones lógicas de las variables de estado y minimícelas.
2.4 Dibuje el circuito completo resultante.

Se aporta la tabla de verdad / tabla de operación de la ALU.

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD sep11 RF.

Nota: de este examen solo está resuelta una pregunta del test. Si resuelves otros apartados hazlos llegar al correo de contacto de aprenderaprogramar.com y lo iremos completando.

TIPO TEST

1.- ¿Cuáles son las expresiones lógicas de las salidas de un sumador completo de palabras de 2 bits?

Se ofrecen cuatro opciones, a elegir una, de expresiones para Si, resultado de la suma, y C(i+1), resultado del arrastre

a) ...
b) ...
e) ...
d) ...


2.- ¿Cuál de los 4 Diagramas de Transición de Estados es el del biestable J-K? El código usado para las transiciones es JK/Q.

4 opciones de respuesta, cada una muestra un diagrama de transiciones distinto.

3.- De las 4 expresiones dadas ¿Cuál es la que corresponde a la representación con sólo puertas NAND de la función f = negación(x XOR y) + x*(negacion(z))?


4 expresiones opciones de respuesta


4.- En la celda de memoria RAM estática en tecnología CMOS de la figura adjunta hay almacenado un "1" (Q1 está en conducción). ¿Qué valores de tensión debemos poner en la línea de selección de bit, WL, para leer el dato almacenado y qué valor leemos en las líneas de bit, BL y BL-negada?. ¿En qué estado están el resto de los transistores? (Se aporta figura representativa de la celda)


4 opciones de respuesta

5.- ¿Qué función lógica realiza el circuito de la figura? (Se aporta figura con un circuito MUX 4:1)


4 opciones de respuesta


DESARROLLO

Dadas dos palabras de 2 bits, A(A1 A0) y B(B1 BO), diseñe un sistema digital cuya función es contar el número de palabras A que son menores que B y visualizar el resultado en un dispositivo tipo 7-segmentos.
PASOS a SEGUIR y CUESTIONES a RESPONDER:


1. Comparador

1.1. Diseñe con puertas lógicas un comparador de dos palabras de 2 bits, A(A1 AO) y B(B1 B0).

1.2. Dibuje el circuito resultante.


2. Diseño de un contador de 3 bits.

2.1. Explique brevemente la diferencia entre contador síncrono y asíncrono. Elija un tipo de contador (síncrono o asíncrono) para el diseño y explique el motivo de la elección.
2.2. Diseñe el contador con puertas y biestables J-K tipo SN7473 como el que se muestra en la figura adjunta.
2.3. Dibuje el circuito resultante de dicho contador.

Se aporta figura esquema del componente J-K tipo SN7473 con sus entradas y salidas


3. Diseño del decodificador de números binarios a 7-segmento.

3.1 . Diseñe el decodificador para que el número decimal equivalente al número binario de palabras A<B y que va contando el contador, aparezca representado en un visualizador de 7-segmentos. El código de los segmentos es el que se muestra en la figura adjunta. Para simplificar este apartado es suficiente con que se obtenga la
expresión lógica del segmento "c".

Se aporta figura  esquema de 7 segmentos con la correspondencia de cada segmento con una letra a, b, c, d, e, f ó g


4. Circuito completo.

4.1. Dibuje el circuito completo formado por el comparador, el contador que cuenta las palabras que son A<B y el decodificador correspondiente al segmento calculado, "c" .

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD feb12 1asTA.

TIPO TEST

1. Dado el circuito de la figura adjunta. ¿Qué función lógica realiza expresada con sólo puertas NAN D? Marque la solución correcta. (Se facilita figura del circuito)

4 opciones de respuesta

2. ¿Cuál es el resultado de sumar aritméticamente las dos palabras de 5 bits A(A4, ... ,A0) =11011 y B(B4, ... ,B0) =01111, siendo A4 y B4 los bits más significativos? Marque la solución correcta.

4 opciones de respuesta

3. ¿Qué función realiza cada uno de los circuitos que se muestran en las siguientes figuras? (Se facilitan 2 figuras)

4 opciones de respuesta

4. ¿Cuál de las 4 tablas adjuntas corresponde a la tabla de síntesis de circuitos secuenciales con biestables J-K? (Se facilitan 4 tablas)

4 opciones de respuesta

5. ¿A qué diagrama de transición de estados corresponde la siguiente matriz funcional? (Se facilita la matriz funcional)

4 diagramas de transición de estado opciones de respuesta

DESARROLLO

Diseño de un sistema digital para que realice las operaciones aritmético lógicas de Suma Aritmética, XOR, NOR y NANO, sobre 2 palabras, A y B, de 2 bits y para que presente los resultados de las operaciones de forma secuencial y de forma cíclica, y manteniendo el orden indicado.

El diagrama de bloques del sistema a diseñar es el que se muestra en la siguiente figura. (Se facilita figura)

1. Diseño de la mini-ALU

1.1  Diseñe, usando los distintos tipos de puertas, cada uno de los 4 circuitos que van a formar parte de la mini-ALU. Las únicas condiciones del diseño son que debe ser un sumador paralelo de acarreo enlazado y que primero debe diseñar un semisumador y después, a partir de este, realizar el módulo del sumador completo y, finalmente, obtener el sumador de palabras de 2 bits.
1.2. Dibuje los circuitos resultantes.

2. Diseño del Contador
2.1. Diseñe con biestables J-K un contador síncrono de dos bits.
2.2. Dibuje el circuito resultante.

3. Diseño del circuito combinacional de salida.

El sistema digital debe presentar a la salida y con cada pulso de reloj el resultado de las operaciones de forma secuencial y en el orden especificado, para lo cual cuenta con dos salidas, FO y F1, una para cada bit de la palabra de salida, F. Por tanto, hay que diseñar un circuito combinacional que dé paso en cada momento al resultado de la operación en curso.

3.1 . Diseñe el circuito combinacional de salida. Para el diseño de este circuito puede usar distintos tipos de puertas o multiplexos de 4 a 1

Nota: Como la operación aritmética de la suma de dos palabras de 2 bits tiene 3 salidas, los dos bits de la suma y el acarreo (o arrastre), y el sistema a diseñar sólo tiene dos salidas (una para cada bit resultante de las operaciones) deberéis despreciar dicho acarreo. Es decir, el acarreo no se presenta a la salida.

4. Circuito completo del sistema digital.

4.1 Dibuje el circuito completo conectando todos los circuitos diseñados.
« última modificación: 27 de Julio 2018, 21:08 de nosferacento »

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD feb12 1asTD

TIPO TEST

1.- De los 4 pares de expresiones dados a continuación ¿Cuál es el que corresponde a las expresiones duales del Teorema de Adyacencia? 

4 opciones de respuesta

2.- De los 4 grupos de palabras binarias de 6 bits, ¿cuál es el que corresponde a la representación del número decimal 31, en Binario puro, C-2 y BCD?

a) Binario: 100000, C-2: 01111 O, BCD (8421): 010011
b) Binario: 011111, C-2: 011111, BCD (8421 ): 110001
c) Binario: 011111, C-2: 100001, BCD (8421 ): 011111
d) Binario: 011111, C-2: 100001, BCD (8421 ): 110001

3.- ¿Cuales son las expresiones generales de la suma y del acarreo de un semi-sumador realizado sólo con puertas NAND?

4 opciones de respuesta

4.- De los 4 cronogramas dados ¿cuál es el que representa el funcionamiento del circuito implementado con biestables J-K
disparados a las bajadas (flancos negativos o de bajada) de los pulsos del reloj? (incluye circuito con 2 biestables JK)


4 opciones de respuesta

5.- La figura adjunta muestra el Diagrama de Transición de Estados de un autómata finito. ¿Cuál es su Matriz Funcional? (Incluye diagrama de transición de estados)

4 opciones de respuesta


DESARROLLO

Diseño de una "mini-memoria" de 3 bits a partir de biestables J-K y de los circuitos necesarios para su direccionamiento, escritura y lectura de las palabras de 3 bits. La escritura en la mini-memoria se realiza en paralelo, es decir, se escribe en las tres celdas a la vez, mientras que la lectura se hace secuencialmente, de forma que cada 4 pulsos de reloj se cierra el ciclo completo de escritura y lectura. El diagrama de bloques del circuito a diseñar es el que se muestra en la siguiente figura:

(Figura con palabra de entrada de 3 bits, mini-memoria 3 bits, palabra de salida de 3 bits, reloj y circuito de direccionamiento, escritura y lectura.)


1. Diseño de la celda de memoria.

1.1. Diseñe una celda de memoria usando un biestable J-K y las puertas y "buffers drivers" que sean necesarias para su direccionamiento, lectura y escritura, teniendo en cuenta la tabla funcional de la figura adjunta.
(Se incluye figura adjunta con línea de dirección Di, Habilitación de escritura/lectura Wi, Datos de entrada Xi, Reloj Ck, Celda de memoria(i) y dato de salida Si. Tabla con Di, Wi, Función. Combinación Di=0,Wi=0 Función No direccionada (alta impedancia). Combinación Di=0,Wi=1 Función No direccionada (alta impedancia). Combinación Di=1,Wi=0 Función Direccionada para leer. Combinación Di=1,Wi=1 Función direccionada para escribir.

1.2. Dibuje el circuito de la celda resultante.

1.3 Dibuje el circuito de la mini-memoria de tres bits uniendo tres celdas como la diseñada.


2. Circuito de direccionamiento de la memoria.

Este circuito está formado por un contador y un circuito adicional para que la escritura de la memoria sea en paralelo y la lectura sea de forma secuencial. Es decir, con un pulso de reloj se escribe la palabra digital en las tres celdas a la vez (un bit de la palabra en cada una de las celdas). Con cada uno de los tres pulsos siguientes se lee una de las tres celdas de forma secuencial. Primero se lee el contenido de la celda O mientras que la salida de cada una de las otras celdas, 1 y 2, presentan alta impedancia. Con el siguiente pulso de reloj se lee la celda 1 mientras las otras celdas presentan alta impedancia y con el cuarto pulso se lee la celda 2 y las otras dos presentan alta impedancia. Esta secuencia se repite cada 4 pulsos de reloj de forma indefinida, según se muestra en la siguiente figura:

(Se incluye figura adjunta donde se aprecia el ciclo: Escribe en las 3 celdas -> Lee celda 0. Celdas 1 y 2 alta Z. -> Lee celda 1. Celdas 0 y 2 alta Z. -> Lee celda 2... etc)


2.1. Elija el tipo de contador, síncrono o asíncrono, que considere más adecuado, justifique su respuesta y realice el diseño de dicho
contador.
2.2. Diseñe y dibuje el circuito adicional para que realice las operaciones de escritura y lectura descritas anteriormente.


3. Circuito Completo.

3.1. Dibuje el circuito completo resultante del diseño a nivel de sus componentes elementales (biestables, puertas, etc).

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD sep12 OA

TIPO TEST

1.- El circuito de la figura adjunta corresponde a la función universal realizada con términos mínimos. ¿Qué funciones realiza cuando las palabras de programación son: A= (a0 a1 a2 a3) = 0111 y 011O? (Se incluye figura adjunta con circuito) 

4 opciones de respuesta

2.- Dadas dos palabras de 5 bits representadas en C-2. ¿Cuál es el valor equivalente en decimal de sumarlas aritméticamente cuando toman los valores siguientes?
A (a4, ... ,a0) = 01101, A'(a'4,.,a'0) =10111
B (b4, .. ,b0) = 11000, B'(b'4, .. ,b'0) = 00100
Siendo a4, b4,y a'4, b'4 los bits más representativos de dichas palabras.


A) S = A + B = 27, S' = A' + B' = 5
B) S = A + B = 5, S' = A' + B' = -5
C) S = A + B = 37, S' = A' + B' = -11
D) Ninguna de las anteriores

3.- ¿Cuáles son las expresiones lógicas de salida de un comparador de dos palabras de dos bits en las que A1 y B1 son los bits más significativos?

4 opciones de respuesta

4.- La figura adjunta corresponde al diagrama de transiciones de estados de un autómata finito de dos estados controlado por la señal de entrada X. ¿Cuál es el circuito correspondiente implementado con biestables D y puertas? (incluye diagrama de transición de estados con dos estados, S0 y S1)

4 opciones de respuesta

5.- En la figura se presenta un circuito construido con biestables D y su diagrama de tiempos. ¿A que circuito corresponde? (Se adjunta circuito con 3 biestables D y cronograma con señales Ck, Cl, Pr, x, q0, q1, q2)

A) A un Contador hacia abajo.
B) A un Contador de dos en dos.
C) A un Registro de Desplazamiento.
D) A ninguno de las anteriores.

DESARROLLO

Diseño de un sistema digital para que realice las operaciones aritmético-lógicas de Suma Aritmética, XOR, NOR y NAND, sobre 2 palabras, A y B, de 2 bits y para que presente los resultados de las operaciones de forma secuencial y cíclicamente, y manteniendo el orden indicado:
El diagrama de bloques del sistema a diseñar es el que se muestra en la siguiente figura.

(Figura con contador de 2 bits, mini-ALU, circuito combinacional de salida y señales)


1. Diseño de la mini-ALU.

1.1.Diseñe, usando los distintos tipos de puertas, cada uno de los 4 circuitos que van a formar parte de la mini-ALU.
Las únicas condiciones del diseño son que debe ser un sumador paralelo de acarreo enlazado y que primero debe diseñar un semisumador y después, a partir de este, realizar el módulo del sumador completo y, finalmente, obtener el sumador de palabras de 2 bits.

1.2. Dibuje los circuitos resultantes.

2. Diseño del contador.

2.1. 2.1. Diseñe con biestables J-K un contador síncrono de dos bits.
2.2. Dibuje el circuito resultante.


3. Diseño del circuito combinacional de salida.
3.1. 3.1. Diseñe el circuito combinacional de salida. Para el diseño de este circuito puede usar distintos tipos de puertas o multiplexos de 4 a 1
El sistema digital debe presentar a la salida y con cada pulso de reloj el resultado de las operaciones de forma secuencial y en el orden especificado, para lo cual cuenta con dos salidas, FO y F1, una para cada bit de la palabra de salida, F. Por tanto, hay que diseñar un circuito combinacional que dé paso en cada momento al resultado de la operación en curso.

Nota: Como la operación aritmética de la suma de dos palabras de 2 bits tiene 3 salidas, los dos bits de la palabra suma y el acarreo (o arrastre), y el sistema a diseñar sólo tiene dos salidas (una para cada bit resultante de las operaciones) deberéis despreciar dicho acarreo. Es decir, el acarreo no se presenta a la salida.

4. Circuito completo del sistema digital.

4.1. Dibuje el circuito completo conectando todos los circuitos diseñados.

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD sep12 RH

TIPO TEST

1.- ¿Qué función lógica realiza el circuito de la figura? (Se incluye figura adjunta con circuito) 

4 opciones de respuesta

2.- De las 4 expresiones dadas ¿Cuál es la que corresponde a la representación mínima y con sólo puertas NOR de la función que se muestra a continuación? (Se muestra función)

4 opciones de respuesta

3.- ¿Cuál de las 4 soluciones dadas es la correcta de la representación del nº decimal negativo, -3, en Signo-magnitud, C-1 y C-2?. Marque la respuesta correcta.

a) S-M: 1011, C-1: 1100, C-2: 1101
b) S-M: 1100, C-1: 1011, C-2: 1010
e) S-M: 0011, C-1: 1100, C-2: 1011
d) S-M: 1011, C-1: 1010, C-2: 1101

4.-Queremos escribir un "0" en la celda de memoria RAM estática en tecnología CMOS de la figura adjunta. ¿Qué valores de tensión debemos poner en la línea de selección de bit, WL, y en las líneas de bit, BL y BL negado?. ¿En qué estado están cada uno de los transistores? (se adjunta figura)

4 opciones de respuesta

5.- ¿Cuál es el resultado de Restar aritméticamente las dos palabras de 5 bits A(A5, ... ,A0) =11011 y B(B5, ... ,B0) =01111? Marque la solución correcta.

4 opciones de respuesta


DESARROLLO

Diseño de un reloj que cuente hasta 5 segundos y que estos segundos aparezcan visualizados en un dispositivo 7-segmentos.

1. Diseño del Reloj:

Para el diseño de este bloque funcional debe usar un dispositivo del tipo 555 funcionando en modo astable, cuyo esquema se muestra en
la figura adjunta. (Se adjunta figura del circuito 555)

1.1.Explique brevemente su principio de funcionamiento.

1.2. Calcule los valores de RA, Rb y C para obtener un tren de pulsos cuyo periodo sea de 1 segundo.
Una vez que tenemos el tren de pulsos de T=1 s tendremos que diseñar un contador que cuente hasta 5s.

2. Diseño del contador.

2.1. Elija un tipo de contador (síncrono o asíncrono) para el diseño y explique el motivo de su elección.
2.2. Diseñe el contador con la condición de que cada 5 segundos debe ponerse a cero y empezar de nuevo a contar. Para esto
debe usar puertas y biestables J-K tipo SN7473 que posee una señal de "clear" tal que cuando pasa a "0" el biestable J-K se
pone a cero y cuando pasa a "1" el biestable actúa como tal.
2.3. Dibuje el circuito del contador.

3. Visualización.

Para visualizar los segundos que van pasando deberá diseñar un decodificador de la señal binaria del contador a siete segmentos.

3.1. Construya la tabla de verdad del decodificador binario a 7-segmentos y, dado que el cálculo es repetitivo, obtenga sólo la expresión lógica del segmento "c". En la figura adjunta se especifican los segmentos del visualizador de 7-Segmento. (se adjunta figura de los siete segmentos)

3.2. Dibuje el circuito resultante.

4. Circuito completo del reloj.

4.1. Dibuje el circuito completo conectando todos los bloques diseñados.

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD feb13 1asTA

TIPO TEST

1.- La función, F = ... (se incluye función) está expresada con sólo operadores NOR. ¿A qué expresión lógica representada con distintos tipos de operadores corresponde? 

4 opciones de respuesta

2.- ¿Qué circuito es el que realiza la función de un sumador completo?


4 opciones de respuesta

3.- El circuito de la figura es un generador de formas de ondas formado por un astable y un monostable. ¿Cuál es su cronograma? Considere que el monoestable se dispara con las bajadas del reloj. (Se adjunta figura con circuito)

4 opciones de respuesta

4.-La figura adjunta muestra un circuito secuencial y su cronograma. ¿A qué circuito corresponde si consideramos sólo
la salida Q3? (se adjunta figura y cronograma)


A) Contador síncrono
B) Divisor por 5 síncrono.
C) Divisor por 5 asíncrono.
D) Ninguna de las anteriores

5.- El circuito de la figura corresponde a una simplificación de la celda de memoria de tres transistores NMOS y queremos escribir un "1". ¿Qué valores tenemos que poner en la línea de entrada de datos (Din), línea de lectura (RS) y línea de escritura (WS)? y ¿En qué estado están los transistores y el condensador tras la escritura de dicho "1 "?. Considere que el "1" equivale a la tensión de alimentación, VDD, y el "O" equivale a poner 0V. (Se adjunta figura)

4 opciones de respuesta

DESARROLLO

Diseño de un sistema digital para que, dadas dos palabras de dos bits, A(A1, AO) y B(B1, B0), cuente las palabras que son A>B ó A<B. El diagrama de bloques del sistema a diseñar es el que se muestra en la figura adjunta. (Se adjunta figura que incluye entradas palabra A y palabra B, comparador de 2 palabras de 2 bits, contadores asíncronos de 2 bits, restador de 2 palabras de 2 bits, decodificador de 7-segmentos signo negativo y decodificador de 7-segmentos).

Su funcionamiento es el siguiente: En cada momento el sistema compara ambas palabras y tiene que presentar en su salida el número neto de estas palabras que son A>B ó A<B. Para ello usamos dos contadores, uno que cuenta las palabras A>B y otro que cuenta las palabras que son A<B. Para calcular el número neto de palabras A>B ó A<B, debemos restar los valores de estos contadores, lo que dará lugar a un número neto negativo cuando el número de palabras A<B sea mayor que el de palabras A>B, y positivo en el caso contrario.
El resultado se debe mostrar en dos visualizadores de 7-segmentos de forma que en uno se visualice el signo y en el otro el número en decimal. Así, cuando el resultado sea un número negativo sabremos que el número de palabras A<B ha sido mayor que el número de palabras A>B y a la inversa, si el resultado es positivo (no aparece ningún signo) sabremos que el número de palabras A>B ha sido mayor que el de palabras A<B.


1. Diseñe un comparador de dos palabras, A(A1, AO) y B(B1, B0), de 2 bits que detecte las palabras A>B y A<B. Dibuje el circuito resultante.

2. Diseñe un contador asíncrono de 2 bits. Use un contador como el diseñado para contar las palabras A>B y use otro igual para contar las palabras A<B. Dibuje el circuito resultante.

3. Diseñe un restador paralelo de palabras de 2 bits y dibuje el circuito resultante.

4. ¿En qué está representado el resultado de la resta, en S-M, en C-1 ó en C-2?.

5.Diseñe un decodificador de los bits de salida del restador a 7-segmentos para visualizar en decimal el resultado de la resta o número neto de palabras A>B ó A<B. Sólo se visualiza el signo en los casos en los que el resultado es negativo (segmento g). Cuando el resultado es positivo no se visualiza el signo. Dibuje el circuito resultante. Recuerde que la enumeración de cada uno de los segmentos es la que se muestra en la figura: (se adjunta figura de visualizador 7-segmentos

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD feb13 2asTD


TIPO TEST

1.- Según los postulados del Álgebra de Boole las operaciones de suma y producto lógico son distributivas entre sí. ¿Cuál de las soluciones dadas corresponde a sus expresiones lógicas? 

4 opciones de respuesta

2.- ¿Qué función realiza el circuito de la figura? (Se adjunta figura circuito)

A) Demultiplexado de 1 a 4
B) Multiplexado de 2 a 4
C) Multiplexado de 1 a 4
D) Ninguna de las anteriores

3.- ¿Qué funciones lógicas realiza la PROM de la figura?

4 opciones de respuesta

4.- ¿Cuál es el cronograma que corresponde al biestable D Master-Slave de la figura?. Tenga en cuenta que los biestables SN7473 se disparan a las bajadas del reloj, es decir, en los flancos negativos. (Se adjunta figura)

4 opciones de respuesta

5.- El circuito de la figura corresponde a una celda de memoria construida con un biestable J-K en la que con D se direcciona y con W se escribe/lee.¿ Cuál es su tabla de verdad? (Se adjunta figura)

4 opciones de respuesta


DESARROLLO

Diseño de un sistema digital para el control del funcionamiento simplificado de una lavadora. La lavadora realiza cuatro tareas que coinciden con los cuatro estados en los que puede encontrarse:

EO: La lavadora está parada.
E1: Está lavando
E2: Está aclarando
E3: Está centrifugando

Estas tareas de la lavadora las controlamos con 2 interruptores, A y B, que actúan de la siguiente forma:

a) Si sólo se pulsa el interruptor A, es decir, si AB toma el valor 10 y está parada, pasa al estado de lavar, pero si está en el estado de lavar pasa a aclarar, si está aclarando pasa a centrifugar y, finalmente, si está centrifugando se para.

b) Si está parada y se pulsan los dos interruptores, AB toma el valor 11, se queda como está, pero si está lavando pasa a aclarar y si
está aclarando o centrifugando se para.
c) Si AB toma el valor 00 se para con independencia del estado en el que esté.
d) Si AB toma el valor 01 se queda en el estado en el que está.

Además, la lavadora tiene un visualizador de 7-segmentos en el que muestra la inicial de la tarea que está realizando en cada momento. Es decir, si está parada muestra una P, si está lavando muestra L, si está aclarando muestra A y si está centrifugando muestra una C.


1. Diseño del autómata finito de control de la lavadora mediante el procedimiento general de síntesis de Autómatas Finitos, usando biestables D y todas las puertas que sean necesarias, pero teniendo en cuenta que el diseño debe ser mínimo.

1.1. Defina los parámetros del autómata y dibuje el diagrama de transición de estados.

1.2. Calcule las Matrices de Transición de Estados y/o la Matriz Funcional.

1.3. Calcule las expresiones de las funciones lógicas de activación de los biestables D.

1.4. Dibuje el circuito resultante.

2. Diseño del circuito codificador para que en cada momento pase de las señales de salida del autómata finito, Q1 Q0, a la visualización en un circuito de 7-segmentos de la letra correspondiente a la tarea que está realizando.

Recuerde que la enumeración de cada uno de los segmentos es la que se muestra en la figura: (se adjunta figura con eumeración de cada uno de los segmentos de un visualizador de 7 segmentos, a, b, c, d, e, f, g.

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD sep16 OA


TIPO TEST

1.- ¿Cuál de las expresiones dadas corresponde a la representación con sólo operadores NOR de la función F = ... (se aporta función)? 

4 opciones de respuesta

2.- ¿Cuáles son las expresiones lógicas de las salidas del circuito de la figura? (Se adjunta figura circuito)

4 opciones de respuesta

3.- ¿Qué función realiza el circuito de la figura?

A) Detecta que la palabra XY es igual que la palabra ZU
B) Detecta que la palabra XYZU tiene un número de unos Impar
C) Detecta que la palabra XYZU tiene un número de unos Par
D) Ninguna de las anteriores

4.- Los cronogramas adjuntos muestran las respuestas producidas por tres biestables R-S distintos ante las mismas señales de entrada R y S, de forma que:

"QBasico" es la respuesta de un biestable R-S básico construido con sólo dos puertas NOR.
"QNiveles" corresponde a la respuesta de un biestable R-S disparado a niveles mediante el reloj Ck
"QBajaCk" es la de un R-S disparado por flancos negativos (bajadas del reloj).

¿Cuál de los cronogramas es el correcto?


4 opciones de respuesta

5.- El circuito de la figura adjunta corresponde a un autómata finito implementado con un biestable D. ¿Cuál es su diagrama de transición de estados? Considere que la variable x corresponde al bit más significativo de la palabra de entrada, xy. (Se adjunta figura)

4 opciones de respuesta


DESARROLLO

Diseño de un sistema digital para controlar la apertura y cierre de una puerta en función del número tecleado y cuyo diagrama de bloques es el que se muestra en la siguiente figura:

(Se aporta figura diagrama de bloques con teclado, decodificador del número deciaml a binario de 2 bits, detector de paridad, autómata finito y señales)

Descripción del sistema

El sistema consta de un teclado al lado de la puerta para que la persona autorizada teclee a la vez la tecla A y el número que tiene asignado para que la puerta se abra. A cada usuario se le asigna un nº decimal de un digito que sólo puede ser el 1, el 2, el 3 ó el 4. El funcionamiento del teclado es el siguiente, si el usuario teclea el número 1 aparece un 1 en la salida D0 y en el resto de las salidas aparece un 0. Análogamente, si pulsa el 2 aparece un pulso en la salida D1 y 0 en el resto de las salidas y así sucesivamente con el resto de las teclas numéricas.

Los números que permiten abrir la puerta son aquellos cuyo número de unos en su representación binaria es impar. Por tanto, las salidas del teclado se codifican con palabras de dos bits (B1, B0) mediante un decodificador de
números representados en decimal (palabra: D3 D2 D1 D0) a su representación en binario (palabra: B1 B0).

El siguiente bloque es un detector de "imparidad" tal que produzca en su salida un "1" si el número de unos de la representación binaria es impar y "0" en caso contrario.

Por último, el sistema contiene un autómata finito cuyas salidas, Q1 y Q0, serán las que actúen sobre el motor que debe abrir y cerrar la puerta. El funcionamiento de este autómata finito es el siguiente:

Los estados del autómata son:

S0: La puerta está cerrada.
S1: La puerta está abriéndose.
S2: La puerta está abierta.
S3: La puerta está cerrándose.

Las entradas del autómata son las palabras generadas por la unión de la señal procedente del botón A y la señal P procedente del detector de paridad (palabra AP, siendo A el bit más significativo).

La dinámica del autómata es la siguiente:

Si un usuario autorizado teclea su número y el botón A, y el autómata está en el estado de "puerta cerrada" o "puerta cerrándose" pasa al estado de "puerta abriéndose", pero si está ya abriéndose pasa al estado de "puerta abierta" y si está en este estado de "puerta abierta" se queda abierta. Por el contrario, si el número no es uno de los autorizados o siendo el autorizado no teclea el botón A y está en el estado de "puerta cerrada" se queda en ese estado, si está en los estados de "puerta abriéndose" o "puerta abierta" pasa a "puerta cerrándose" y si está "cerrándose" pasa a "puerta cerrada".


1. Diseñe, usando puertas lógicas, el decodificador de los números representados en decimal a su representación en binario.

2. Diseñe, también con puertas, el detector de paridad para obtener la señal P de forma que tome el valor 1 si el número de unos es impar y tome el valor O si es par.

3. Diseñe el autómata finito por el procedimiento general de síntesis de autómatas finitos usando biestables D y todas las puertas que sean necesarias. Para ello:

3.1. Dibuje el diagrama de transición de estados.
3.2. Calcule las Matrices de Transición de Estados y/o la Matriz Funcional.
3.3. Calcule, a partir de la Matriz Funcional, las expresiones mínimas de las funciones lógicas de activación de los biestables D.

4. Dibuje el circuito completo a nivel de puertas y biestables.

nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
expresiones lógicas salidas sumador completo electrónica ejercicios resueltos
« Respuesta #13 : 15 de Septiembre 2019, 21:20 »
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD sep13 RX


TIPO TEST

1.- ¿Cuales son las expresiones lógicas de las salidas de un sumador completo de palabras de 2 bits? 

4 opciones de respuesta

2.- ¿Qué función lógica realiza el circuito de la figura? (Se proporciona figura con un MUX 4:1)

4 opciones de respuesta

3.- ¿Cuál es el cronograma correspondiente al funcionamiento del circuito de la figura implementado con biestables J-K disparados a las bajadas (flancos negativos o de bajada) de los pulsos del reloj? (Se proporciona figura de circuito con dos biestables J-K)

4 opciones de respuesta

4.-La figura adjunta muestra el diagrama de transición de estados de unautómata finito. ¿Cuál es su Matriz Funcional? (incluye diagrama de transición de estados con cuatro estados: S0, S1, S2 y S3)

4 opciones de respuesta

5.- En la celda de memoria RAM estática en tecnología CMOS de la figura adjunta hay almacenado un "1" (Q1 está en conducción). ¿Qué valores de tensión debemos poner en la línea de selección de bit, WL, para leer el dato almacenado y qué valor leemos en las líneas de bit, BL y BL negado? ¿En qué estado están el resto de los transistores? (Se adjunta figura)

4 opciones de respuesta


DESARROLLO

Diseño de una "mini-memoria" de 3 bits a partir de biestables J-K y de los circuitos necesarios para su direccionamiento, escritura y lectura de las palabras de 3 bits. La escritura en la mini-memoria se realiza en paralelo, es decir, se escribe en las tres celdas a la vez, mientras que la lectura se hace secuencialmente, de forma que cada 4 pulsos de reloj se cierra el ciclo completo de escritura y lectura.El diagrama de bloques del circuito a diseñar es el que se muestra en la siguiente figura:

(Figura con palabra de entrada de 3 bits, mini-memoria de 3 bits, reloj, circuito de direccionamiento, escritura y lectura, y palabra de salida de 3 bits)

1. Diseño de la celda de memoria.

1.1.Diseñe una celda de memoria usando un biestable J-K y las puertas y "buffers drivers" que sean necesarias para su direccionamiento, lectura y escritura, teniendo en cuenta la tabla funcional de la figura adjunta.

(Se adjunta figura con celda de memoria (i) y señales línea de dirección Di, de Habilitación de escritura/lectura Wi, Dato de entrada Xi, Reloj Ck, Dato de salida Si, y tabla de verdad con función No direccionada (alta Z) para DiWi=00 y 01; Direccionada para leer con  DiWi=10, Direccionada para escribir con DiWi=11)

1.2. Dibuje el circuito de la celda resultante.

1.3 Dibuje el circuito de la mini-memoria de tres bits uniendo tres celdas como la diseñada.

2. Circuito de direccionamiento de la memoria.

Este circuito está formado por un contador y un circuito adicional para que la escritura de la memoria sea en paralelo y la lectura sea de forma secuencial. Es decir, con un pulso de reloj se escribe la palabra digital en las tres celdas a la vez (un bit de la palabra en cada una de las celdas). Con cada uno de los tres pulsos siguientes se lee una de las tres celdas de forma secuencial. Primero se lee el contenido de la celda 0 mientras que la salida de las celdas 1 y 2 presentan alta impedancia. Con el siguiente pulso de reloj se lee la celda 1 mientras las otras celdas presentan alta impedancia y con el cuarto pulso se lee la celda 2 y las otras dos presentan alta impedancia. Esta secuencia se repite cada 4 pulsos de reloj de forma indefinida, según se muestra en la siguiente figura:

(Se presenta figura)

2.1. Elija el tipo de contador, síncrono o asíncrono, que considere más adecuado, justifique su respuesta y realice el diseño de dicho
contador.

2.2. Diseñe y dibuje el circuito adicional para que realice las operaciones de escritura y lectura descritas anteriormente.

3. Circuito Completo.
3.1. Dibuje el circuito completo resultante del diseño a nivel de sus componentes elementales (biestables, puertas, etc).


nosferacento

  • Moderador Global
  • Avanzado
  • *******
  • Mensajes: 438
    • Ver Perfil
ejercicios resueltos electrónica contadores y decodificador a siete segmentos
« Respuesta #14 : 16 de Septiembre 2019, 20:17 »
Examen resuelto

Para descargar el enunciado y el examen resuelto pulsa el link de descarga que aparece al final (para poder verlo y descargarlo es necesario estar logado en los foros). A continuación se muestra tan solo una referencia del contenido del examen.

Referencia FSD feb14 1asTA


TIPO TEST

1.- Dado el circuito de la figura ¿cuál es la función lógica de su salida expresada con sólo puertas NAND? (Se incluye figura adjunta con circuito) 

4 opciones de respuesta

2.- Tenemos un codificador con prioridad para 3 líneas de entrada, P2, P1 y P0, en el que la línea P0 tiene la máxima prioridad, la siguiente línea en prioridad es P2 y la mínima prioridad es para P1. Sus dos salidas, y1 e y0, se han asociado de la siguiente forma: la palabra de salida y1y0 = 11 a la máxima prioridad, y1y0 = 10 a la prioridad intermedia, y1y0 = 01 a la mínima prioridad y, finalmente, y1y0 = 00 a las tres líneas de entrada nulas. ¿Cuáles son las expresiones correspondientes a las señales de salida de este codificador con prioridad?

4 opciones de respuesta

3.- El circuito de la figura corresponde a la implementación de una función lógica mediante MUX de 4 a 1 ¿Por cuál de los siguientes circuitos se puede sustituir sin que cambie la función, F, que realiza? (Se incluye figura de circuito)

4 opciones de respuesta

4.- ¿A qué circuito corresponde el cronograma de la figura si los biestables se disparan en los flancos negativos del reloj? (incluye cronograma)

4 opciones de respuesta

5.- La matriz que se muestra a continuación es la matriz funcional de un autómata finito ¿cuales son las expresiones correspondientes a las funciones de excitación de los biestables D? (Se adjunta matriz)

4 opciones de respuesta


DESARROLLO

Control de la entrada y salida de los coches de un aparcamiento Diseñe un sistema electrónico que en cada momento muestre en un visualizador de 7-segmentos el número de coches que hay aparcados en el interior de un aparcamiento y en el caso de estar lleno presente la letra "L". El diagrama de bloques del sistema se muestra de la siguiente figura:

(Figura con 2 contadores asíncronos de 4 bits, restador, decodificador a 7 segmentos y señales)

Nota: Suponemos que el valor del contador de coches que entran, nunca va a ser mayor que 15, por lo que es suficiente con que los contadores sean de 4 bits.

El sistema funciona de la siguiente forma, los coches entran por una puerta y salen por otra y en cada puerta hay un sensor que genera un pulso cada vez que pasa un coche. Así, cada vez que entra un coche se genera un pulso en la línea de entrada, EC, que entra en el contador de la entrada, E, el cual inicialmente está a cero y se va incrementando cada vez que entra un coche, de forma que en cada momento su palabra de salida, E, es el número total de coches que han entrado. De igual forma opera el contador de salida que cuenta los coches que salen y cuya palabra de salida, S, es el número total de coches que han salido.
En cada momento se calcula la diferencia entre los contenidos de dichos contadores, de forma que la salida del restador, R, nos indica el número de coches que hay aparcados. Los tres bits menos significativos de este número binario pasan al decodificador a 7-segmentos que visualiza el número en decimal de coches aparcados.
La capacidad del aparcamiento es de 7 coches. Así, cuando el resultado de la resta alcanza el número 7 debe aparecer en el visualizador la letra "L" (de lleno) y no entra ningún coche más hasta que salga alguno. Cuando el restador se pone a 0, porque no quedan coches aparcados, los contadores deben ponerse a cero y en el visualizador aparecerá un "0".


1. Contadores.

1.1. Diseñe un contador asíncrono de 4 bits.

1.2. En este caso ¿qué ventaja obtenemos con el uso de contadores asíncronos en vez de síncronos?.

2. Restador.

2.1. Diseñe un módulo restador completo a partir de un semi-restador para un bit.

2.2. Diseñe, a partir del módulo anterior, un restador para palabras de 4 bits al que le entran las palabras E (nº de coches que han entrado) y S (nº de coches que han salido), y calcula R (nº de coches que hay aparcados).

2.3 Diseñe el circuito combinacional de puesta a cero de los contadores cuando el resultado de la resta sea "0".

3. Decodificador:
Diseñe con puertas un decodificador de los bits de salida del restador a 7-segmentos para visualizar el número de coches aparcados, el "0" para vacío y la "L" para lleno.

4. Circuito completo: Dibuje a nivel de puertas y biestables el circuito completo.

 

Esto es un laboratorio de ideas...
Aprender a programar

Preguntas y respuestas

¿Cómo establecer o cambiar la imagen asociada (avatar) de usuario?
  1. Inicia sesión con tu nombre de usuario y contraseña.
  2. Pulsa en perfil --> perfil del foro
  3. Elige la imagen personalizada que quieras usar. Puedes escogerla de una galería de imágenes o subirla desde tu ordenador.
  4. En la parte final de la página pulsa el botón "cambiar perfil".